入札情報

NJSSの有料版をご契約中のお客様は、 ログイン画面からNJSSのログインをお願いします。

登録日2018.02.21

最先端多重複合型計算機システム 一式 - 2018年02月21日登録(案件ID:11015933)

案件公示書
公告続き1
公告続き2
案件概要

調達に必要とされる基本的な要求要件 最先端多重複合型計算機システムは大規模並列計算サーバ、大容量共有ファイルサーバ、及びこれらを有機的に連携し、安定かつ効率的に運用するために必要なその他の設備(ハードウェア及びソフトウェア)により構成されるものとする。 A 大規模並列計算サーバは以下に示す基本的な要件を満たすこと。  a 大規模並列計算サーバは高性能演算装置を持つ複数の計算ノードで構成される高並列型計算機であること。  b 計算ノードはCPU部とGPU(Graphics Processign Unit)部からなる「一般ノード」と、CPU部・GPU部に加えFPGA(Field rogrammable Gate Array)部を持つ「FPGA搭載ノード」の2種類からなり、大規模並列計算サーバはこれらのノード群を高性能並列相互結合網で結合して構成すること。以下、単に「計算ノード」または「ノード」と呼ぶ場合はこれらの両方のタイプの計算ノードを示す。(注:FPGA 搭載ノードにも GPU部があることに留意)  c CPU部は1基以上の汎用CPU、主記憶装置及び周辺装置からなる。GPU部は1基以上の高性能GPUからなる。FPGA部は高性能FPGAを備えるPCIeボードからなる。一般ノード同士、及びFPGA搭載ノード同士はそれぞれが均質な構成であること。いずれのノードも共通の仕様を持つ高性能並列相互結合網インタフェースを備えること。  d 各ノードのCPU部は均一な計算コアを複数持つマルチコアアーキテクチャを持ち、64ビット拡張されたIA32アーキテクチャに基づくものであること。  e 各ノードのCPU部の倍精度(64bit)浮動小数点ピーク演算性能は440GFLOPS以上であること。  f 各ノード上のCPU部の主記憶装置は、96GiByte以上であり、その理論ピークバンド幅は115GByte/sec以上であること。  g 各ノードのGPU部のピーク演算性能は倍精度(64bit)、単精度(32bit)、半精度(16bit)でそれぞれ14TFLOPS、28TFLOPS、 67TFLOPS以上であること。単一のGPUでこれを達成できない場合は、複数のGPUによりGPU部を構成し、それらの合計をもってこれを達成してもよい。  h 各ノードのGPU部は32GiByte以上の容量のメモリを持ち、その理論ピークバンド幅は1800GByte/sec以上であること。GPU部が複数の GPUからなる場合は、それらの合計をもってこの容量及び性能を達成してもよい。  i FPGA搭載ノードのFPGA部は以下の仕様を満たすFPGAを持つこと。 (ア) 総ロジック規模は、6入力1出力相当以上のLookup Table1個と1bit以上のレジスタを備えた基本ゲートを2500Kゲート以上持ち、内蔵メモリ容量は160Mbit以上とする。また、IEEE‑754に準拠した単精度浮動小数点性能において、3200GFLOPS以上を実現するものとする。 (イ) 70GByte/秒以上のバンド幅を持つ16GiB以上の外部メモリを備えること。また、少なくとも半数以上のメモリチャネルがECCに対応していること。 (ウ) CPU部及びGPU部との接続を行うインタェースとは別に、他のFPGA搭載ノードのFPGA部と接続可能な高速外部接続ネットワークインタフェースを持つこと。高速外部接続ネットワークは4チャネル以上のQSFP28コネクタを持ち、各チャネルの通信性能は100Gbps以上であること。また、全てのFPGA搭載ノードの高速外部接続ネットワークを結合するネットワークスイッチを設けること。FPGA部からの当該ネットワークが複数チャネルで構成される場合、このスイッチはチャネル毎に独立に設置してもよい。  j 各ノードが備える高性能相互結合網インタフェースのネットワークリンクは200Gbps以上の理論ピーク性能を持つこと。単一のネットワークリンクがこれを満たさない場合、複数のリンクで実現しても良いが、MPI等の並列プログラミング環境からはこれらが単一リンクと等価に利用できること。  k 各ノードはPCIe Gen3x8レーン以上で接続される3.2TByte以上のNVMe SSDを持つこと。またその耐久性は3DW/D(Drive Write per Day)以上とする。  l 全ノードを結合する高性能相互結合網はフルバイセクションバンド幅を提供するネットワークスイッチで構成されること。  m 各ノードのGPU部、FPGA部(FPGA搭載ノードのみ)、高性能相互結合網インタフェースはPCIe gen3以上のインタフェースでCPU部に結合されること。その際、GPU部及びFPGA部はそれぞれx32及びx16レーンで結合され、さらに高性能相互結合網インタフェースはx32レーンで結合されること。これらの全デバイスは相互の通信においてボトルネックを生じないようなPCIeスイッチで結合されること。同スイッチはCPU内に組み込まれていてもよいが、デバイス間での通信ボトルネックが生じてはいけない。  n 大規模並列計算サーバ全体のCPU部の倍精度浮動小数点ピーク演算性能は112TFLOPS以上であること。同様にGPU部の単精度浮動小数点ピーク演算性能は7.1PFLOPS以上であること。同様にFPGA部の単精度浮動小数点ピーク演算性能は204TFLOPS以上であること。  o 大規模並列計算サーバ全体のCPU部主記憶容量は24.5TiByte以上であること。 B 大容量共有ファイルサーバは以下に示す基本的な要件を満たすこと。  a 大規模並列計算サーバの高性能並列相互結合網に接続されること。  b ユーザ利用可能領域の総和は5PByte以上であり、全ノードから均一な方法とバンド幅でアクセス可能であること。  c 大規模並列計算サーバからのアクセスの理論ピークバンド幅は60GByte/sec以上であること。  d RAIDテクノロジによる耐故障運用が可能であり、これを構成するディスク装置単体の故障に対してはシステム全体の運用を停止することなくこれを交換可能であること。 C 全ノードで利用可能なソフトウェアは以下に示す基本的な要件を満たすこと。  a Linuxオペレーティングシステムが動作すること。  b 各ノードのCPU部に関し、自動並列化機能及びOpenMP APIを有するFortran,C,C++処理系を提供すること。  c 各ノードのGPU部に関し、CUDA及びOpenACCによるGPUプログラミング処理系を提供すること。いずれの環境でもC/C++及びFortran が利用可能であること。  d 各ノードのFPGA部に関し、VerilogHDL及びOpenCL等の高位合成が可能なプログラミング環境を提供すること。  e 全ノード間で並列処理を行うためのMPI3.0以上の規格の通信ライブラリが提供されること。  f 高度に並列化された数値計算ライブラリが提供されること。  g 全ノードを対象としたバッチジョブシステムが提供されること。 D 設置環境について 本システム全体の消費電力は、冷却設備の電力も含めて300kVA以下であること。CPU部、GPU部、FPGA部、主記憶およびディスク装置が連続的に稼働し続けた際にも十分な廃熱が行えるよう、電源容量、空調、設置方式が考慮されること。 E 大規模並列計算サーバの実効演算性能及び大容量共有ファイルサーバの入出力性能については、別途導入説明書に示すベンチマークにより評価する。 F 落札方式は価格及び性能・機能等の総合評価による。総合評価の概要は別途導入説明書に示す。 G 契約締結に当たり、複数年の契約期間の借り入れとする。

案件備考

機関名:筑波大学

案件の詳細・その他資料を閉じる 6C8917C6-9F39-4600-9A61-F34A8D127718Created with sketchtool.
入札資格
業種
履行場所

説明会日

2018.03.02

資料交付日

2018.04.03

資料等提出日

2018.04.03

入札日

---受付終了

入札案件を条件から探す